Сетевой разработчик (С++)

Работодатель:
Зарплата:
300 000 - 500 000 руб.
Опыт работы:
От 1 года до 3 лет

Наш клиент - аккредитованная IT компания, разработчики ПО
Приглашает на работу - Сетевого разработчика (С++)

Требования:
Высшее техническое образование
Уверенное знание C++
Хорошее понимание сетевых протоколов (TCP/IP, UDP, RTP/RTSP и др.)
Опыт разработки высоконагруженных сетевых приложений
Опыт создания библиотек или SDK
Понимание многопоточности, ООП и шаблонов проектирования
Опыт работы с инструментами анализа сетевого трафика и диагностики сети

Обязанности:
Разработка сетевой части системы видеонаблюдения
Работа с передачей потокового видео и данных в реальном времени
Разработка и поддержка библиотеки для сетевого взаимодействия
Создание и развитие SDK и сетевой API для интеграции системы видеонаблюдения
Анализ качества сетевых соединений, потери пакетов и стабильности передачи данных
Оптимизация производительности сетевого взаимодействия

Условия:
Место работы: г. Москва, Центр (серая ветка метро, шаговая доступность)
Оклад: 300 000 руб. - 500 000 руб. на руки + премии
График работы: 5/2, гибкое начало рабочего дня с 08:00 / 09:00 /10:00 (только ОФИС!)
Компания входит в реестр аккредитованных ИТ-компаний
Медицинская страховка
Оформление по ТК РФ

Похожие вакансии

Разработчик пользовательских интерфейсов, Группа разработки клиентской части
Ozon

Опыт коммерческой разработки от 3-х лет. Уверенное знание JavaScript и современных возможностей ES6+. Опыт разработки на Vue.

Разработчик C++
IGA Technologies

Уверенное владение С++ (стандарт C++17, MS Visual Studio 2019+). Понимание принципов ООП и проектирования сложных систем (SOLID, GoF).

Советник (администратор сетевой инфраструктуры)
ФГБУ ГМЦ РОССТАТА

Высшее образование в области информационных технологий или смежной области. Опыт работы от 3-х лет в области администрирования сетевого оборудования.

FPGA-разработчик (отдел квантовых технологий)
Т8

Уверенное знание Verilog / SystemVerilog. Опыт разработки в среде Vivado. Опыт работы с интерфейсами: AXI, Ethernet 1G, SPI, I2...

Разработчик ASIC/FPGA
Т8

Уверенное владение Verilog / SystemVerilog. Опыт разработки под ПЛИС Xilinx или Intel (Altera). Понимание принципов синхронного дизайна для ASIC и FPGA.